第１２卷第４期 ２０１４年８月 实验科学与技术 Ｅｘｐｅｒｉｍｅｎｔ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ＶｏＬ １２ Ｎｏ．４ Ａｕｇ．２０１４ ＶＨＤＬ语言在电子设计中的应用 王彩凤 ，李卫兵 ，卞（滨州学院ｍ光电工程系；ｂ．教务处，山东丽 滨州２５６６０３） 摘要：ＶＨＤＬ作为一种硬件描述语言，主要用于数字电路与系统的描述、模拟和自动设计，是当今电子设计自动化（ＥＤＡ） 的核心技术。文中简单介绍了ＶＨＤＬ语言的特点和相应的设计流程，并通过具体实例说明了ＶＨＤＬ语言在数字电子设计中 的应用，给出了仿真结果，并对结果进行了分析讨论。 关键词：ＶＨＤＬ语言；电子设计自动化；应用；设计流程 中图分类号：ＴＮ７０２；ＴＰ３１２ 文献标志码：Ａ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１６７２—４５５０．２０１４．０４．０２４ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＶＨＤＬ Ｌａｎｇｕａｇｅ ｉｎ ｔｈｅ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ ＷＡＮＧ Ｃａｉｆｅｎｇ ，ＬＩ Ｗｅｉｂｉｎｇ ，ＢＩＡＮ Ｌｉ （＆Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｐｈｏｔｏｅｌｅｃｔｒｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ；ｂ．Ｏｆｉｃｅ ｏｆｆ Ａｃａｄｅｍｉｃ Ａｆｆａｉｒｓ，Ｂｉｎｚｈｏｕ Ｕｎｉｖｅｒｓｉｔｙ，Ｂｉｎｚｈｏｕ ２５６６０３，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：ＶＨＤＬ，ａｓ ａ ｎｅｗ ｔｙｐｅ ｏｆ ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ，ｉｓ ｍａｉｎｌｙ ｕｓｅｄ ｔｏ ｄｅｓｃｒｉｂｅ，ｓｔｉｍｕｌａｔｅ ａｎｄ ａｕｔｏｍａｔｉｃａｌｌｙ ｄｅｓｉｇｎ ｄｉｇ－ ｉｔｌａ ｃｉｒｃｕｉｔｓ ｎｄ ｓａｙｓｔｅｍｓ．Ｎｏｗｄａｙｓ，ｉｔ ｂｅｃｏｍｅｓ ａ ｋｅｙ ｔｅｃｈｎｏｌｏｇｙ ｉｎ ｅｌｅｃｔｒｏｎｉｃ ｄｅｓｉｇｎ ａｕｔｏｍａｔｉｏｎ（ＥＤＡ）．Ｔｈｉｓ ｐａｐｅｒ ｓｉｍｐｌｙ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ｄｅｓｉｇｎ ｐｒｏｃｅｓｓ ｏｆ ＶＨＤＬ．Ｔｈｒｏｕｇｈ ｔｈｅ ｓｐｅｃｉｉｆｃ ｅｘａｍｐｌｅ，ｔｈｅ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＶＨＤＬ ｉｎ ｔｈｅ ｅｌｅｃｔｒｏｎｉｃ ｄｅｓｉｇｎ ｉｓ ｉｌｌｕｓｔｒａ— ｔｅｄ ａｎｄ ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｉｓ ｏｂｔｍｎｅｄ．Ｔｈｅ ａｎａｌｙｓｉｓ ａｎｄ ｄｉｓｃｕｓｓｉｏｎ ｏｆ ｔｈｅ ｒｅｓｕｌｔ ｉｓ ａｌｓｏ ｃａｒｉｅｄ．ｒ Ｋｅｙ ｗｏｒｄｓ：ＶＨＤＬ ｌａｎｇｕａｇｅ；ｅｌｅｃｔｒｏｎｉｃ ｄｅｓｉｇｎ ａｕｔｏｍａｔｉｏｎ；ａｐｐｌｉｃａｔｉｏｎ；ｄｅｓｉｎ ｐｒｏｃｅｓｓ ｇ近年来，随着电子技术和计算机技术的迅速发 展以及大规模集成电路的应用，电子设计变得越来 的工业标准硬件描述语言，得到众多ＥＤＡ公司的 支持，在电子工程领域，已成为事实上的通用硬件 描述语言。现在公布的最新ＶＨＤＬ标准版本是 ＩＥＥＥ １０７６—２００２［ 。 越复杂，正朝着高速度、大容量、小体积的方向发 展，使用传统的自底向上的设计方法进行系统及芯 片设计已经不能满足要求，迫切需要提高设计效 率。能大大降低设计难度的ＶＨＤＬ设计方法正在 被越来越广泛地采用，且运用硬件描述语言完成硬 件设计成为电子设计的趋势，并朝着自动化方向发 展，有效地缩短了开发周期，提高了开发效率及产 品的可靠性 Ｊ。 ２ ＶＨＤＬ的特点 ＶＨＤＬ语言主要用于描述数字系统的结构、行 为、功能和接口，与其他硬件描述语言相比， ＶＨＤＬ语言有如下优越之处： １）ＶＨＤＬ语言具有很强的电路描述和建模能 力，能从多个层次对数字系统进行建模和描述，从 而大大简化了硬件设计任务，提高了设计效率和可 靠性。 １ ＶＨＤＬ概述 ＶＨＤＬ语言是超高速集成电路硬件描述语言， 是一种对数字电路系统进行性能描述和模拟的语 言，由美国国防部在１９８３年创建，并在１９８７年作 为“ＩＥＥＥ标准１０７６”发布，从此成为硬件描述语言 的业界标准之一。１９９３年，ＩＥＥＥ对ＶＨＤＬ进行了 ２）ＶＨＤＬ语言具有与具体硬件电路无关和与设 计平台无关的特性，并且具有良好的电路行为描述 和系统描述的能力，并在语言易读性和层次化、结 构化设计方面，表现了强大的生命力和应用潜 力 。 修订，从更高的抽象层次和系统描述能力上扩展了 ＶＨＤＬ的内容，公布了新版本的ＶＨＤＬ，即ＩＥＥＥ 标准的１０７６—１９９３版本。现在，ＶＨＤＬ作为ＩＥＥＥ ３）ＶＨＤＬ语言支持自上而下（ｔｏｐ ｄｏｗｎ） 和基于库（１ｉｂｒａｒｙ—ｂａｓｅ）的设计方法。在面对当 收稿日期：２０１３—０８—０９；修改日期：２０１４—０４—２０ 基金项目：滨州学院教学研究项目（ＢＹＪＹＹＢ２０１２２８）。 今许多电子产品的生命周期缩短，需要多次重新设 计以融入最新技术、改变工艺等方面都表现出了良 好的适应性 。 作者简介：王彩凤（１９８２一），女，硕士，讲师，主要从事 电子技术教学与应用研究工作。 ４）用ＶＨＤＬ语言进行电子系统设计时，设计者 可以专心致力于其功能的实现，而不需要对不影响 ・６６・ 实验科学与技术 ２０１４年８月 功能的与工艺有关的因素花费过多的时间和精力。 ３ ＶＨＤＬ的设计流程 ＶＨＤＬ语言的设计方法是一种高层次的设计方 法，也称为系统级的设计方法。 １）设计输入 将电路系统以ＶＨＤＬ硬件描述语言的表达方 式输人计算机。 ２）综合 利用ＨＤＬ综合器对设计进行综合是十分重要的 一步。因为综合过程将把软件设计的ＨＤＬ描述与硬 件结构挂钩，是将软件转化为硬件电路的关键步骤， 是文字描述与硬件实现的一座桥梁。综合就是将电路 的高级语言（如行为描述）转换成低级的，可与ＦＰＧＡ／ ＣＰＬＤ的基本结构相映射的网表文件或程序 ｊ。 ３）布线布局（适配） 适配器也称结构综合器，它的功能是将由综合器 产生的网表文件配置于指定的目标器件中，使之产生 最终的下载文件。适配器就是将综合后网表文件针对 某一具体的目标器件进行逻辑映射操作，其中包括底 层器件配置、逻辑分割、优化、布局布线操作。 ４）仿真 仿真就是让计算机根据一定的算法和一定的仿 真库对ＥＤＡ设计进行模拟，以验证设计，排除错 误。仿真包括： （１）时序仿真。就是接近真实器件运行特性的 仿真，仿真文件中已包含了器件硬件特性参数，因 而仿真精度高。 （２）功能仿真。是直接对ＶＨＤＬ描述的逻辑功 能进行测试模拟，以了解其实现的功能是否满足原 设计要求的过程。仿真过程不涉及任何具体器件的 硬件特性。 ５）下载和硬件测试 把适配后生成的下载或配置文件，通过编程器 或编程电缆向ＦＰＧＡ或ＣＰＬＤ进行下载，以便进行 硬件调试和验证。最后，将含有载人了设计的ＦＰ－ ＧＡ或ＣＰＬＤ的硬件系统进行统一测试，以便最终 验证设计项目在目标系统上的实际工作情况，以排 除错误，改进设计 Ｊ。 ４ ＶＨＤＬ在电子设计中的应用实例 以十进制计数器的设计为例说明ＶＨＤＬ语言 在电子设计中的应用，该计数器具有异步清零和同 步时钟使能的特点。 ４．１ ＶＨＤＬ程序设计 ＶＨＤＬ程序设计如下 ＬＩＢＲＡＲＹ ＩＥＥＥ； ＵＳＥ ＩＥＥＥ．ＳＴＤＬＯＧＩＣ——１ １６４．ＡＬＬ； ——ＵＳＥ ＩＥＥＥ．ＳＴＤ—．ＬＯＧＩＣ——ＵＮＳＩＧＮＥＤ．ＡＬＬ； ＥＮＴＩＴＹ ＣＮＴ１０ ＩＳ ＰＯＲＴ（ＣＬＫ，ＲＳＴ，ＥＮ：ＩＮ ＳＴＤ—ＬＯＧＩＣ； ＣＱ：ＯＵＴ ＳＴＤ—ＬＯＧＩＣ —ＶＥＣＴＯＲ（３ ＤＯＷＮＴＯ ０）； ＣＯＵＴ：ＯＵＴ ＳＴＤ— ＬＯＧＩＣ）； ＥＮＤ ＣＮＴ１０； ＡＲＣＨＩＴＥＣＴＵＲＥ ｂｅｈａｖ ＯＦ ＣＮＴ１０ ＩＳ ＢＥＧＩＮ ＰＲＯＣＥＳＳ（ＣＬＫ，ＲＳＴ，ＥＮ） ＶＡＲＩＡＢＬＥ ＣＱＩ：ＳＴＤ—ＬＯＧＩＣ—ＶＥＣＴＯＲ （３ ＤＯＷＮＴＯ ０）； ＢＥＧＩＮ ＩＦ ＲＳＴ＝‘１’ＴＨＥＮ ＣＱＩ：＝（ＯＴＨＥＲＳ ＝＞‘０’）；——计数器异步复位 ＥＬＳＩＦ ＣＬＫＥＶＥＮＴ ＡＮＤ ＣＬＫ＝‘１’ＴＨＥＮ ——检测时钟上升沿 ＩＦ ＥＮ＝１ ＴＨＥＮ——检测是否允许计 数（同步使能） ＩＦ ＣＱＩ＜９ ＴＨＥＮ ＣＱＩ：＝ＣＱＩ＋ １；——允许计数，检测是否小于９ ＥＬＳＥ ＣＱＩ： ＝（ＯＴＨＥＲＳ＝＞ ‘０’）；——大于９，计数值清零 ＥＮＤ ＩＦ； ＥＮＤ ＩＦ； ＥＮＤ ＩＦ； ＩＦ ＣＱＩ＝９ ＴＨＥＮ ＣＯＵＴ＜＝‘１’；——计数 等于９，输出进位信号 ＥＬＳＥ ＣＯＵＴ＜＝‘０’： ＥＮＤ ＩＦ； ＣＱ＜＝ＣＱＩ；——将计数值向端口输出 ＥＮＤ ＰＲＯＣＥＳＳ； ＥＮＤ ｂｅｈａｖ； 可见程序相当简单而且逻辑清晰。这种自顶向 下的设计方法使一个较大的系统设计分解为若干个 可操作的模块，易于分工合作，并且可以对这些模 块分别进行模拟仿真。由于设计的主要模拟仿真是 在高层上实现的，所以能及早发现系统中的错误并 改正，提高设计的效率。 第ｌ２卷第４期 王彩凤，等：ＶＨＤＬ语言在电子设计中的应用 ・６７・ ４．２ ＲＴＬ电路图 的综合结果。如电路图所示，电路含有比较器、组 合电路加１器、２选１多路选择器、４位锁存器等。 图１是利用著名的ＨＤＬ综合器Ｓｙｎｐｌｉｆｙ对上例 图１ ＣＮＴ１０的ＲＴＬ电路图 ４．３仿真结果 ２）当ＲＳＴ为低电平，ＥＮ为高电平时，每一个 ＣＬＫ的上升沿后，ｃＱ输出加１，而当ＣＱ输出为９ 仿真结果表明，ＶＨＤＬ程序所描述的功能与上 述波形是完全一致的，而且从图１所示的电路图也 能得到相同的结果，图２中： 时，ＣＯＵＴ输出高电平进位信号。 ３）当ＥＮ为低电平时，计数器保持原有的计 数“１”，当ＥＮ为高电平时则继续计数。 １）当ＲＳＴ为高电平，ＥＮ为低电平时，ＣＱ输 出为０，即计数清零，并禁止计数。 ｌ３．４ ｎｓ Ｊ ｒ＿１ ｎ ｒ－１ ｎ ．－１．九一门：：门．．一．．．ｆ１．几ｎ．九：．．几．一九一ｒ－１．ｒ＿１厂＿１ ｎ ｒ＿］ｒ＿１ ｎ ｎ ｎ ｎ ＣＯｕｔ 广．１ Ａ ｒ 嗣ｃｑ ｅｎ １０ｊ 厂］ Ｘ［１Ｉ：】 可 冈 Ｉ ｎ 玎 同＿ｘ ｎ 盯 阿 ’ｆ ｌｌ １ Ｉ．．．．．．．．．．．．．． ．．．．． ．．．． 玎 ［４１ ｘ ｌ 广］ １Ｏｌ ｒｓｔ 图２ ＣＮＴ１０的仿真波形图 ５ 结束语 用ＶｔｔＤＬ语言实现电子设计，是一个以软件 设计为主，器件配置相结合的过程，能从多个层次 对数字系统进行设计，设计数字电路更为灵活方 便，设计周期也可大大减小，提高了设计效率和可 靠性。目前，ＶＨＤＬ已成为电子设计自动化领域进 行自顶向下设计的应用方向，是专用数字集成电路 设计描述的有力工具，也是逻辑综合和优化的重要 基础。作为一种重要的高层设计技术，ＶＨＤＬ已成 为当代电子设计者们必须掌握的重要工具，并将会 给硬件的设计领域带来很大的变革。 参考文献 ［１］夏莉莉．浅议ＶＨＤＬ语言在电子设计自动化中的应用 ［Ｊ］．信息安全与技术，２０１２（７）：４４—４６． ［２］李要球，卢璐．ＶＨＤＬ硬件描述语言在数字电路设计 中的应用［Ｊ］．实验室科学，２０１１，１４（５）：９７—１００． ［３］邬锡琴．ＶＨＤＬ语言在数字电路教学中的应用［Ｊ］．电 脑知识与技术，２００８（２１）：５７３—５７６． ［４］夏益民，禹思敏，谢云，等．“ＶＨＤＬ程序设计”课程教 学改革探讨［Ｊ］．广东工业大学学报：社会科学版， ２００９（９）：１１７～１１８，１２４． ［５］潘松，黄继业．ＥＤＡ技术与ＶＨＤＬ［Ｍ］．３版．北京： 清华大学出版社，２００９：４—５． ［６］张文英．基于ＶＨＤＬ语言的数字电路设计［Ｊ］．中国仪 器仪表，２００６（３）：９５—９６． ［７］夏琰，师卫．硬件描述语言与数字电路没计［Ｊ］．电力 学报，２００９，２４（４）：１５６—１５８． ［８］王利，弓楠．ＶＨＤＬ语言在数字电路实验中的应用 ［Ｊ］．现代电子技术，２００７（６）：１６２—１６３． ［９］王彩凤，胡波，李卫兵，等．ＥＤＡ技术在数字电子技 术实验中的应用［Ｊ］．实验科学与技术，２０１１，９（１）： ４—６．
