一、实验目的
掌握74190/74191计数器的功能，设计可编程计数器和N分频器，设计(N-1/2)计数器、分频器。
二、实验原理
分频是对输入信号频率分频。 1、CD4017逻辑功能 Cp0 X Cp1 X Rd 1 Q9-Q1 0（ Q0=1） 每个时钟分别从Q0-Q9一个周期高电↑ 0 0 平信号 每个时钟分别从Q0-Q9一个周期高电0 ↓ 0 平信号 0 X
2、74190/74191逻辑功能
U’/器件 74190X (1) 74190↑ (1) 74190 ↑ 0 1 0 X X X X 1 1 X X X X X Q3 2 1 0 8421BCD加计数 nnnnCo 0 1(Q0-Q4=1时) 0(Q5-Q9=1时) X 1 0 0 保持 保持 Cp1 S’ LD’ D D3 D2 D1 D0 Q3 n+1n+1Q2 Q1n+1Q0n+1 X 0 X D3 D2 D1 D0 D3 D2 D1 D0 QQQ74190 74191 74191
↑ ↑ ↑ 0 0 0 1 1 1 1 0 1 X X X X X X X X X X X X 8421BCD减计数 四位二进制加计数 四位二进制减计数 3、集成计数器级联
当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。方法分为异步级联和同步级联。 4、集成计数器的编程
在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。可采用复位编程和置数编程两种。 5、多片74190/74191计数器级联
可根据具体计数需求和增减需求，选用74190或74191，选择不同功能、同步或异步设计等。
6、74190/74191计数器编程
由于没有复位端，因此只能使用置数编程，置数端置为0即可异步置数。可根据需求设计N进制加法或减法计数器。
N与译码逻辑功能如下。 N LD’ N LD’
7、74191组成(N-1/2)分频器 电路如下图：
nnn2 (Q1)’ 7 (Q2Q1Q0)’ 12 (Q3Q2)’ nnnnnn3 (Q1Q0)’ 8 (Q3)’ 13 nnnnnn4 (Q2)’ 9 (Q3Q0)’ 14 nnnnnn5 (Q2Q0)’ 10 (Q3Q1)’ 15 nnnnnnnn6 (Q2Q1)’ 11 (Q3Q1Q0)’ 16 1 nn(Q3Q2Q0)’ (Q3Q2Q1)’ (Q3Q2Q1Q0)’ U5A4011BD_5VU7A1Q15151109411514ABCDU3QAQBQCQD3267VDD5V41161J1CLK1K2~1PRU4A4030BD_5V~CTEN~LOAD~U/D~RCOMAX/MINCLK1312~1Q~1CLR31474191N 7476N
计数器的两个循环中，一个循环在Cp的上升沿翻转；另一个是在Cp的下降沿翻转，使计数器的进制减少1/2，达到(N-1/2)分频。
三、实验仪器
1、直流稳压电源 1台 2、信号发生器 1台 3、数字万用表 1台 4、实验箱 1台 5、示波器 1台
四、仿真过程
1、按照CD4017和74191功能表验证其功能。 2、74191组成可编程计数器
(1)构成8421BCD十进制加法计数器，通过实验验证正确性，列出时序表。 设计图如下
U6151109411514ABCDQAQBQCQD3267XLA11U8AXFG1Agilent4011BD_5V~CTEN~LOAD~U/D~RCOMAX/MINCLK131274191NFCQT
仿真波形如下
(2)构成8421BCD十进制减法计数器，通过实验验证正确性，列出时序表。 设计图如下：
仿真波形如下
3、74190级联及编程
(1)构成100进制8421BCD减法计数器，通过实验验证正确性，列出时序表。 设计图如下
VDD5V151109411514ABCDU8QAQBQCQD3267XLA21~CTEN~LOAD~U/D~RCOMAX/MINCLK131274190NU10151109ABCDQAQBQCQD3267FCQTXFG2Agilent411514~CTEN~LOAD~U/D~RCOMAX/MINCLK131274190N(U8为高位，U10为低位)
仿真波形如下
(2)构成24进制8421BCD减法计数器，通过实验验证正确性，列出时序表。 设计图如下
U81511094115ABCDQAQBQCQD3267XLA21U11A14~CTEN~LOAD~U/D~RCOMAX/MINCLK131274190N4012BD_5V151109ABCDU10QAQBQCQD3267FCQTXFG2Agilent411514~CTEN~LOAD~U/D~RCOMAX/MINCLK131274190N
仿真波形如下
4、(N-1/2)分频器
(1)构成5进制8421BCD减法计数器，通过实验验证正确性，列出时序表。 设计图如下
仿真波形如下
(2)在上述5进制减法计数器，设计4又1/2分频器，f=100kHz作Cp，用双踪示波器观察记录Cp、Q0-Q3、QT和LD’的波形。
设计图如下：
五、实验结果
1、CD4017组成的7路7节拍的顺序脉冲触发器时序表 Q6 0 0 0 0 0 0 0 1
Q5 0 0 0 0 0 0 1 0 Q4 0 0 0 0 0 1 0 0 Q3 0 0 0 0 1 0 0 0 Q2 0 0 0 1 0 0 0 0 Q1 0 0 1 0 0 0 0 0 Q0 0 1 0 0 0 0 0 0 2、74191组成可编程计数器
(1)十进制加法计数器的时序表
0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 （2）十进制减法计数器的时序表 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 0 3、（N-）分频
0 0 0 0 1 0 （1）5进制减法计数器时序表
0 0 0 0 0 （2）4-分频器的
、
、
、
、
、
、
、
的工作波形
1 0 0 0 0 0 1 1 0 0 0 1 0 1 0
六、注意事项
1、在面包板上插入芯片时，注意芯片的型号与方向，不要把管脚折掉 2、实验现象出现错误，可以用数字万用表的电压功能档进行检查 3、74191的LD’是异步置数
4、用74191做减法计数器时，可以用到
功能端
七、实验心得与体会
这次实验课，在用74191做十进制加法计数器时，由于我没有将输入端管脚接地，导致
开始时数码管显示出错。一直检查连线也没发现错误，最后才知道要将输入端管脚接地，这个过程浪费了很多时间。另外一个比较棘手的问题是在用示波器观察波形时，波形一直无法稳定下来，在调节示波器上也花了很长的时间。虽然这次实验遇到的问题比较少，但我意识到了细节的重要性。在实验过程中，如果出现一点小错误，有时就需要花费很大的精力去纠正这个错误。还有就是实验过程中遇到问题不能紧张和急躁，要保持冷静，慢慢地找出问题并解决问题。
因篇幅问题不能全部显示，请点此查看更多更全内容