1. ENIAC:电子数字积分器和计算机世界上第一台计算机
2. 线（Bus）是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传
输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。 3. BIOS：控制和管理外部设备的程序
4. ALU：算数逻辑单元，能够实现算数运算和逻辑运算的逻辑电路。
5. MMU存储管理部件：中文名是内存管理单元，它是中央处理器（CPU）中用来管理虚
拟存储器、物理存储器的控制线路，同时也负责虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权，多用户多进程操作系统。 6. AM相联存储器不是按照地址访问的存储器，而是按所存数据字的全部或部分内容进行查
找（或检索）的存储器。
7. CPU中央处理单是将运算器与控制器集成在一个芯片上制成的微处理器。
8. ASCII美国标准信息交换代码）Stack堆栈RAM随机存储器SRAM静态存储器DRAM动
态存储器ROM只读存储器LCD液晶显示器SP堆栈指针EPROM可擦可编程只读存储器E2PROM可电擦除可编程只读存储器USB通用串行总线DMA直接存储器存取 9. MIPS：单字长定点指令平均执行速度，每秒处理的百万级的机器语言指令数。
2.P结果有奇数个1是转移Z结果为零时转移N果为负时转移V结果溢出时转移C结果产生进位或者错位时移
3.指令由操作码和地址码组成
4. 电子管计算机时代（1946-20世纪50年代）晶体管（20世纪50年代-60年代后期）集成电路（60年代中期-70年代前期）大规模集成电路*（20世纪70年代初）超大规模集成电路
5.原码：+0: 00000 –0: 10000反码：+0=0.0000 -0=1.1111补码：[+0]补=[-0]补=0.0000
6.规格化：1/2≤|[M]原|≤1-2-n 1/2≤|[M]补|≤1-2-n（M为正）1/2≤|[M]补|≤1（M为负） 7. CPU 芯片包括定点运算器和控制器外，还包括Cache，浮点运算器和存储管理等部件。 7. 存储信息 破坏性读出 需要刷新 SRAM 触发器 非 不要 DRAM 电容 是 要 送行列地址 运行速度 集成度 存储成本 同时送 快 大 高 分两次送 慢 小 低 8.CISC优点1指令数量多，格式多样，寻址方式复杂。2功能强大，程序设计容易 RISC特点：指令条数；指令长度;指令格式和寻址方式种类少。只有取数 / 存数指令访问存储器。
存储器的技术指标A.存储容量B.存储时间C.存储周期d.存储器带宽。 计算机的硬件包括运算器,存储器,控制器,适配器，输入输出部分。 Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要硬件技术。现发展为多级cache体系，指令cache与数据cache分设体系。 10.计算机的指令，按动能分为哪些类型？转移指令的动能是什么？
1.算术逻辑运算指令2.移位操作指令3.浮点运算指令 4.十进制运算指令5.字符串处理指令 6.数据传送指令 7.转移类指令 8.堆栈及堆栈操作指令 转移类指令：这类指令用以控制程序流的转移。 11.什么是溢出？补码运算溢出判断方法
当运算结果超出机器数所能表示的范围时，称为溢出。 1：两个数相加，若它们同为正数或负数(同号),则当且仅当结果的符号位变为相反时才溢出。
百度ID：末了ii
2：Cn其中: Cn-1表示最高数值位向符号位的进位值，
Cn表示符号位的进位。 (即Cn-1=Cn时，正常; Cn-1≠ Cn时，溢出。)
3：采用双符号位，则符号位00表示结果为正，11表示结果为负；01表示“上溢”，10表示“下溢”。
12.静态、动态存储器是如何存储信息的
静态存储器利用双稳态触发器来保存信息，只要不断电，信息就不会丢失。 动态存储器利用MOS电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持。 13.什么是DRAM？什么是E2PROM？计算机的主存采用哪种存储器？
DRAM：动态存储器可用电擦除的可编程序的只读存储器(E2PROM) 主存：磁盘
14.字长32位的机器，存储器为4MB，按字编址，其寻址范围是多少？如按半字编址，又是多少？ 1M 2M
14.压栈指令: (SP)-2 SP OPR SP弹出指令: (SP) OPR (SP)+2 SP
15.微操作：一条指令的功能是通过一定次序执行一系列基本操作完成的，这些基本操作„ 微指令：由同时发出的控制信号所执行的一组微操作。
微程序：计算机每条指令的功能均由伪指令序列解释完成，这些微指令序列的集合 16.微指令格式：水平型微指令，垂直型微指令
水平型微指令：一条微指令中定义并且执行多个并行操作微指令
垂直型微指令：由操作码规定微指令的功能，称为…..（传送型微指令运算控制类移位控制型访问主存型条件转移型无条件转移型）
17.流水线—Pipelining将一条指令的实现过程分成时间上大体相等的几个阶段，然后使几条指令的不同阶段在时间上重叠起来进行
流水CPU是以时间并行性为原理构造的处理器，是一种非常.经济而实用的并行技术。目前的高性能微处理器几乎无一例外的使用了流水技术。 18. Cache-主存-辅存三级存储层次。
19.具有Cache的存储器，其平均存取时间：ta =h•tC+(1-h)(tC+tM) 其中：h为命中率tC为Cache的存取时间tM为主存的存取时间 Cache系统的效率η= tc/ ta×
100%
20.段：按照程序的逻辑结构将程序划分成多个相对独立的部分。段的大小是可变的。
段式管理系统的优点：段的分界与程序的自然分界对应；段的逻辑独立性使它易于编译、管理、修改和保护，也便于多道程序共享。缺点：容易在段间留下许多空余的零碎存储空间不好利用，造成浪费。
页面:存的物理空间划分为等长的固定区域，。页式管理以固定大小(通常为4KB)
页式管理的优点：新页调入主存很容易，只要有空白页就可；比段式管理系统的空间浪费要小得多。缺点：由于页不是逻辑上独立的实体，所以处理、保护和共享都不及段方便。 段页：程序按模块分段，段内分页，出入主存仍以页为信息传送单位，进行两级管理。 21.辅助存储器的技术指标：存储密度，存储容量，寻址时间，数据传输率 22.光盘存储器的种类：读型光盘(CD-ROM)一次写入型(WORM)可擦写型 23.什么是显示分辨率？灰度级？它们与显存的关系 分辨率：指的是显示设备的显示屏所能表示的像素个数
灰度级：指的是所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同 分辨率越高，显卡处理的数据量越大，对显存要求越高
百度ID：末了ii
24.什么是刷存带宽？显存容量，刷存带宽的计算，提高刷存带宽的技术措施有哪些？ 刷新所需带宽=分辨率×每个像素点颜色深度×刷新速率 为达到这样高的刷存带宽，可采用如下技术措施：
①使用高速的DRAM芯片组成刷存；②刷存采用多体交叉结构；③刷存至显示控制器的内部总线宽度由32位提高到64位，甚至128位；④刷存采用双端口存储器结构，将刷新端口与更新端口分开。
(1)该指令是单字长(字长32位)、二地址指令。
6
(2)操作码字段为6位，可指定 2 = 64种操作，即64条指令。
4
(3)一个操作数在源寄存器(CPU中通用寄存器有2=16个)，另一个操作数在存储器中，地址由变址寄存器内容 + 偏移量决定(变址寄存器有4个)，偏移量范围16位即64K。 (4)该指令是RS型指令。
----------------------------------------------------------------------
(1)该指令是单字长(字长16位)、二地址指令。
7
(2)操作码OP字段7位，可以有2=128条指令。
(3)两个操作数均在寄存器中，一个在源寄存器中，另一个在目
3
标寄存器中，CPU中有2=8个通用寄存器。 (4)该指令是RR型指令。
-------------------------------------------------------------
(1)该指令是双字长(字长16位)、二地址指令。
6
(2)操作码字段OP为6位，可以有2 = 64条指令。
4
(3)一个操作数在源寄存器中(CPU中通用寄存器有2=16个) ， 另一个操作数在存储器中，地址由基址寄存器+位移量决定， 基址寄存器有4个，偏移量范围16位即64K 。 (4)该指令是RS型指令。
百度ID：末了ii
-----------------------------------------------------------------
因篇幅问题不能全部显示，请点此查看更多更全内容