数电第5章习题解答张克农版

(1) 作出电路的状态转换表； (2) 画出电路的状态图；

(3) 画出CP作用下各Q的波形图； (4) 说明电路的逻辑功能。

—

一同步时序电路如图题所示，设各触发器的起始状态均为0态。

图题

[解] (1) 状态转换表见表解 。 (2) 状态转换图如图解(1)。 (3) 波形图见图解(2)。

(4) 由状态转换图可看出该电路为同步8进制加法计数器。

`

CP 0 1 ^ 2 3 4 5 6 7 表解 n+1n+1nn Q1n+1 Q0 Q2Q2 Q1n Q00 0 0 0 0 1 0 1 0 0 1 1 【 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 ` 1 1 1 0 0 0 Q2Q1Q0 CP 001、000 111

010 101 011 100 Q0Q1Q2110 (1) (2)

图解

由JK FF构成的电路如图题所示。

(1) 若Q2Q1Q0作为码组输出，该电路实现何种功能 (2) 若仅由Q2输出，它又为何种功能

[解] (1) 由图可见，电路由三个主从JK触发器构成。各触发器的J，K均固定接1，且为异步连接，故均实现T＇触发器功能，即二进制计数，故三个触发器一起构成8进制计数。

图题

^

当Q2Q1Q0作为码组输出时，该电路实现异步8进制计数功能。

%

(2) 若仅由Q2端输出，则它实现8分频功能。 试分析图题所示电路的逻辑功能。

J0Q2n，K01；CP0CP

图题

[解] (1) 驱动程式和时钟方程

%

J1K11；CP1Q0

n，K21；CP2CP J2Q1nQ0(2) 将驱动方程代入特性方程得状态方程

nnnn Q0n+1J0Q0K0Q0Q2Q0 (CP)

Q1n+1Q1n (CP1)

n+1nnn Q2Q2Q1Q0 (CP)

(3) 根据状态方程列出状态转换真值表

）

表解 ￥

nn Q2Q1nQ0n+1n1n1Q2Q1Q0 CP2 CP1 CP0 \\QQQ210

0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 000011110 001110010 图解

(4) 作状态转换图 (5) 逻辑功能：由状态转换图可见该电路为异步5进制计数器。

试求图题所示时序电路的状态转换真值表和状态转换图，并分别说明X = 0及X = 1时电路的逻辑功能。 《

图题

[解] (1) 写驱动方程和输出方程

J0X， K0XQ1n J1XQ0n， K1Q0n YQ1n

/

(2) 求状态方程

Q0n1J0Q0nK0Q0nXQ0nXQ1nQ0n Q1n1J1Q1nK1Q1nXQ1nQ0nQ1nQ0n (3) 画次态卡诺图求状态转换真值表

,

Q1n1QnQn10Q0n1QnQn10YX010001nQ1nQ0X000111100010010011X000111100011000111100010001111图解 (1)

(4) 作状态转换图如图解(2)所示。

(5) 功能：当X=0时，实现返回初态；当X=1时，实现三进制计数功能。

X Q1nQ0n 00 @ 01 10 11 表解 0 1 00/0 01/0 00/0 11/0 10/1 11/1 00/1 00/1 0/0001/00/0011/1 1/10/1 0/11/00/10010| 1/111图解 (2) 试分析图题所示的异步时序电路。要求： (1) 画出M = 1，N = 0时的状态图； (2) 画出M = 0，N = 1时的状态图；

~

(3) 说明该电路的逻辑功能。

.

N 1 CP M

图题

Q1

Q2

[解] (1) 见图解(1)。

？

图解（1） 图解（2）

(2) 见图解(2)。

（3）电路的逻辑功能：可逆的八进制计数器，M、N分别为加、减法运算控制端。 . 已知图题是一个串行奇校验器。开始时，首先由RD信号使触发器置“0”。此后，由X串行地输入要校验的n位二进制数。当输入完毕后，便可根据触发器的状态确定该n位二进制数中“1”的个数是否为奇数。试举例说明其工作原理，并画出波形图。

Q[解] 写出电路的状态方程为，

n1XQn。

图题

由于电路的初始状态为0，由状态方程可知，当输入X中有奇数个“1”时，输出Q为1。波形图略。

已知图题是一个二进制序列检测器，它能根据输出Z的值判别输入X是否为所需的二进制序列。该二进制序列在CP脉冲同步下输入触发器D1 D2 D3 D4的。设其初态为1001，并假定Z=0为识别标志，试确定该检测器所能检测的二进制序列。

-

图题

用JK触发器设计一串行序列检测器，当检测到110序列时，电路输出为1。 [解] (1) 画原始状态转换图

.

输入序列X：0 1 1 0 0 输出相应Y：0 0 0 1 0

① 确定原始状态数及其意义

状 态：S0 S1 S2 S3 S0 ② 画原始状态图如图解(1)所示。

(2) 状态化简，简化状态图如图解(2)所示。 (3) 状态编码，选择FF

取S0=00，S1=01，S2=11（按相邻原则选择码组）；选JKFF，n=2。 0/0

S00/0S31/00/01CPS10/01/0S0CTT表解 S1 X Q1nQ0n LD0 1 CTPD0D1D2D3COCTT74160LDCPQQQQCR01231/0D0D1D2D3CO1/0CTPCTT74160LD0/10/0CTPD0D1D2D3CO1/0741600/11/0 CRCPS2Q0Q1Q2Q30/1S2CPQQQQCR01230/11/0 。Q0Q1Q2Q3 图解(2)Q4Q5Q6Q700 CT 00/0 01/0 74160LDT01 CPQ00/0 11/0CR 0Q1Q2Q311 * 00/1 11/0 QQQQ0123CTPD0D1D2D3COQ4Q5Q6Q7

(4) 列出状态转换表如表解所示。

》

(5) 求状态方程和输出方程 作次态卡诺图如图解(3)。

Q1n1QnQn10Q0n1QnQn10YXnQ1nQ0X000111100000×1011×X000111100000×1111×000111100001×1000×图解 (3)

由次态卡诺图求得

Q1n+1XQ1nQ0nXQ1n

Q0n+1XQ0nXQ0n

?

ZXQ1n

(6) 求驱动方程

对比状态方程与特性方程可得 J1XQ0n，K1X J0X，K0X (7) 画逻辑图

(

X 1 “ 1J ：Q00 C1 1J C1 1K Q1 & ￥1 Z CP 图解(4)

分析图题所示电路，说明当开关A、B、C均断开时，电路的逻辑功能；当A、B、C分别闭合时，电路为何种功能

图题

[解] (1) 当开关A、B、C 均断开时，由于非门输入端对地所接电阻R|

(2) 当A闭合时，由于RDQ3，因而当Q3 =1，即计数器状态为1000时，复位到0，重新开始计数。故执行8进制加法计数器功能；同理，B，C分别闭合时电路为4进制和2进制加法计数器。

用JK触发器设计图题所示功能的逻辑电路。

图题

nn Q2Q1nQ0表解 n+1n1n1Q2Q1Q0 Z 0 0 | 0 0 1 0

。

0 0 0 0 0 1 0 1 0 0 1 1 ) 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 1

[解] (1) 由图可知电路可按五状态时序电路设计。设状态分别为： S0 = 000，S1 = 001，S2 = 010，S3= 011，S4 = 100。

(2) 根据状态分配的结果可以列出状态转换真值表如表解。 (3) 画次态卡诺图求状态方程和输出方程

{

n+1Q2QnQn10Q1n1QnQn10nQ2Q0n1QnQn10Q2n000111100001010×××000111100010110×××Q2n000111100110001×××ZQ1nQ0nnQ2000111100101000CP1

×××1JQC11K1JQC11K1QC11K1JZ图解

n1nnnnnnQ2Q1Q0，Q1n1Q1nQ0nQ1nQ0n，Q0n1Q2Q0 Q2，ZQ2

(4) 求驱动方程

将状态方程与JK触发器的特性方程比较得

n J2Q1nQ0，K21

n J1Q0n，K1Q0

*

J0Q2n，K01 (5) 检查电路的自启动能力

由次态卡诺图可见，当电路进入无效状态时，其相应的状态转移为：101→ 010，110→ 010，111→ 000，因此，该电路能够自启动。

(6) 画电路图

根据驱动方程和输出方程画逻辑电路图如图解 所示。 用JK触发器设计图题所示两相脉冲发生电路。

！

图题

[解] 由图可见，电路的循环状态为00→ 10→ 11→ 01→ 00，因此可按同步计数器设计，用两个JK FF实现。

(1) 作次态卡诺图求状态方程和输出方程 Q1n+1Q1nQ0nQ1nQ0n，Q0n+1Q1nQ0nQ1nQ0n

n Z2Q1n，Z1Q0

，

Q1n1Qn1Qn0Q0n1011100Qn1Q0nZ201101Qn1Q0nZ101101Qn1Q0n0001110100100101图解 (1)

(2) 求驱动方程

将状态方程与JK触发器的特性方程对比，可得

n，K1Q0n J1Q0Z21JC11KCP1JC11KZ1J0Q，K0Q

n1n1(3) 画逻辑电路图

图解 (2)

一个同步时序电路如图题所示。设触发器的初态Q1 = Q0 = 0。

，

(2) 从F与CP的关系看，该电路实现何种功能

(1) 画出Q0 、Q1和F相对于CP的波形；

。

图题

[解] （1） 1）写方程式

n① 驱动方程：D0Q1n D1Q0

② 复位方程：RD1Q0

③ 输出方程：FCPQ0n 2）求状态方程

nQ0n+1D0Q1n Q1n+1Q0 (RD1Q0)

3）求状态转换表，如表所示。

【

4）画Q0、Q1和F相对于CP的波形，如图解所示。

）

表 n Q1n Q0n+1 Q1n+1 Q0~CPQ0Q1F图解

0 0 0 1 1 0 1 1 0 1 1 1 0 0 0 0

从F与CP的关系可以看出该电路实现三分频功能。

5. 13 用双向移位寄存器74194构成6位扭环计数器。

[解] 要构成6位扭环计数器，需两块74194级联，如图解所示。

>

1CPCR

DSRD0D1D2D3M1DSL74194M0CPCRQ0Q1Q2Q3DSRD0D1D2D3M1DSL74194M0CPCRQ0Q1Q2Q301Q0 Q1 Q2 Q3 图解

Q4 Q5 利用移位寄存器74194及必要的电路设计产生表题所示脉冲序列的电路。

[解] (1) 作次态译码真值表

即按表题给出的态序表，决定前一状态变化到后一状态时，移入的数据是0还是1以及是左移还是右移，按此设置DSR及DSL的状态和功能控制信号M1、M0 的状态。如表解所示。

(2) 化简DSR、DSL、M1、M0

~

表题 0000 1000 > 1100 0110 1101 1011 0111 0011

表解 QQ DSR 00 1 00 1 00 0 ` × 10 ? 01 × 11 × 11 0 11 0 01 0 n2n3 DSRQ1nQ3nQ1nQ3n；DSL1 M1QQQQQQQQ M0M1

n0n3n2n3n0n3n2n3CP 0 1 , 2 3 4 5 6 7 8 QQ011011000n0n1DSL × × × 1 1 … 1 × × × M1 M0 0 0 0 1 1 1 】 0 0 0 1 1 1 0 0 0 1 ] 1 1 001110100(3) 画逻辑电路图

。

DSRnQ0Q1nnnQ2Q30010111000×0010×××nQ0Q1nM1QnQn23MQnQn00001110×1×00×10010×1××QnQn0010111111×00010×0××

01××111001××01×11100001××1110110×

—

××图解(1)

＆1DSRD0D1D2D3M1DSL74194M0CPCRQ0Q1Q2Q3＆1＆1CPCR≥1

图解 (2)

用74LS293及其它必要的电路组成六十进制计数器，画出电路连接图。

[解] 74LS293为异步2-8-16进制集成计数器，需要两片级联实现60进制计数器。 方法一：全局反馈清零

(1) N = 60，Sn = [60]D =[00111100]B (2) FR01R02Q1Q5Q4Q3Q2 (3) 画电路连接图

方法二：局部反馈清零 (1) N60610N2N1 Sn20110，Sn11010 (2) F2R01R02Q1Q2Q1

'

＆CPR01CP0CP1R02CP0CP1R01R0274293Q0Q1Q2Q374293Q0Q1Q2Q3Q0Q1Q2Q3Q4Q5Q6Q7

图解 (1)

：

F1R01R02Q1Q3Q1 (3) 画电路连接图

》

CPR01CP0CP1R02CP0CP1R01R0274293Q0Q1Q2Q374293Q0Q1Q2Q3Q0Q1Q2Q3图解 (2)

Q4Q5Q6Q7

图题为由74LS290构成的计数电路，分析它们各为几进制计数器。

%

图题

[解] (1) CP → CP1，仅Q3Q2Q1作输出，反馈连线Sn = 011，故为3进制计数器。 (2) CP → CP1，Sn = 100，故为4进制计数器。

>

(3) CP → CP0，Q0 → CP1，Q3Q2Q1Q0输出均有效，Sn = 1001，故为9进制计数器。 (4) CP → CP0，Q0 → CP1，Sn = 1000，故为8进制计数器。

(1) 试用计数器74LS161及必要的门电路实现13进制及100进制计数器； (2) 试用计数器74LS160实现(1)中的计数器。 [解] (1) ①用反馈清零法实现13进制计数器

N13 Sn1101

FCRQ1Q3Q2Q0

1CPCTPCTTD0D1D2D3CO74161LD1CPQQQQCR0123＆逻辑图见图解 (1)。

.

图解 (1)

②用全局反馈清零法实现100进制计数器

N100

Sn[N]B01100100

FCRQQ6Q5Q2

11CPCTPCTTD0D1D2D3CO74161LD＆CTPD0D1D2D3COCTT74161LD1CPQQQQCR0123CPQQQQCR0123Q0Q1Q2Q3Q4Q5Q6Q7图解 (2)

逻辑图见图解 (2)。 (2) ①13进制计数器

N13 Sn00010011

FCRQ1Q4Q1Q0 逻辑图见图解 (3)。

&

1CPCTPCTTD0D1D2D3CO74160LD1CTPD0D1D2D3COCTT74160LD1CPQQQQCR0123＆

②100进制计数器 解 (4)。

{

CPQQQQCR0123Q0Q1Q2Q3Q4Q5Q6Q7图解(3) (g)

因为74160是10进制计数器，所以无需反馈而自然实现100进制计数器。逻辑图见图

图解 (4)

用计数器74193构成8分频电路，在连线图中标出输出端。

[解] 74193为同步可逆16进制集成计数器。要得到8分频，只需从 Q2输出即可。

{

1CPCR LD D0 D1D2D3 CPUBO 74193 CPDCOQ0 Q1Q2Q3f

图解

计数器74LS293构成电路如图题所示，试分析其逻辑功能。

\\

图题

[解] 电路为全局反馈，且复位信号为异步操作。故可直接读反馈连线的反馈态：

SnQ7Q6Q5Q4Q3Q2Q1Q010001000。所以，电路为136进制计数器。

计数器74LS290构成电路如图题所示，试分析该电路的逻辑功能。

、

图题

[解] 由图可知，电路为全局反馈，根据反馈连接可得反馈态 SnQ6Q5Q4Q3Q2Q1Q01000010

由于74290为十进制计数器，Sn应按8421 BCD码考虑。所以，该电路为异步42进制BCD码加法计数器。

]

计数器74161构成电路如图题所示，试说明其逻辑功能。

%

图题

[解] 由图可知，74161(1) 的CO输出控制着74161(2) 的CTP和CTT，而74161(2) 的输出CO又作为反馈控制预置信号，又CO = Q3Q2Q1Q0CTT，因此，两片计数器的满状态和预置状态即为计数器的结束和初始状态。故

N(Sn-11)S0(11111111)B1(00111100)B196 所以，该电路为同步196进制计数器。

试分析图题所示用计数器74163构成电路的逻辑功能。

;

图题

[解] 74163为同步式16进制集成加法计数器。电路为同步级联，通过CR执行全局反馈清零，因74163的CR为同步操作方式，直接读连线可得电路的Sn-1状态，故：

NSn11[01001000]B173 所以，该电路为同步73进制加法计数器。

?

计数器74193构成电路如图题所示，试分析该电路的逻辑功能。

￥

图题

[解] 74193为异步可逆16进制计数器。图中CP送入CPD，CPU = 1配合，又LDBO，SOD3D2D1D01000，可知电路在CP脉冲作用下执行减法计数。经过8次脉冲将计数器中的预置数1000减到0000，BO输出低电平，使LD0，又立即置入1000态。因此，8个CP脉冲一个计数循环。该电路为同步8进制减法计数器。

指出图题电路中W、X、Y和Z点的频率。

图题

[解] (1) 10位环形计数器为10分频，所以fW16KHz；

\\

(2) 4位二进制计数器为为16分频，所以fX1KHz； (3) 模25行波计数器为25分频，所以fY40Hz； (4) 4位扭环计数器为8分频，所以fZ5Hz。

设图中各寄存器起始数据为[I]=1011，[II]=1000，[III]=0111，将图题中的信号加在寄存器I、II、III的使能输入端。试决定在t1、t2、t3和t4时刻，各寄存器的内容。

《

图题

[解] t1时刻，寄存器II的数据1000送到总线，寄存器III接收，[I]=1011，[II]=1000，[III]=1000；t2时刻，寄存器III的数据1000送到总线，无数据接收，各寄存器数据不变；t3时刻，无数据传送，各寄存器数据不变；t4时刻，寄存器I的数据1011送到总线，寄存器II、III接收，[I]=1011，[II]= [III]=1011。

时序电路如图题所示，其中RA、RB和RS均为8位移位寄存器，其余电路分别为全加器和D触发器，要求：

(1) 说明电路的逻辑功能；

(2) 若电路工作前先清零，且两组数码A＝，B＝00001110，8个CP脉冲后，RA、RB和RS中的内容为何

(3) 再来8个CP脉冲，RS中的内容如何

…

图题

$

[解] (1) ① 可将电路划分为三个功能块

Ⅰ、Ⅲ中都是8位移位寄存器；Ⅱ中全加器和D触发器。 ② 分析各功能块电路的逻辑功能

功能块Ⅰ：在移位脉冲CP作用下逐位将A、B两组数据分别移入RA、RB，8个CP脉冲过后，可将A、B两组8位二进制数据存入移位寄存器。

功能块Ⅱ：由移位寄存器RA和RB提供的加数和被加数的最低位先输入全加器的Ai和Bi，经过全加器相加后产生和输出S0和进位输出C0。来一个CP脉冲后，一方面将RA和RB中的次低位数送入Ai和Bi输入，并将最低位相加之和移入RS中，另一方面又将最低位相加产生的进位通过D FF输入全加器的CI端，和次低位加数被加数一起决定相加之和及进位输出，再来CP时又重复前述过程。这样，经过8个CP后，A、B两组数通过移位寄存器RA、RB逐位送入全加器相加。全加器和D触发器实现两数串行加法运算。

功能块Ⅲ：移位寄存器RS保存8位全加和。 ③ 分析总体逻辑功能

电路总体实现两组8位二进制数串行加法功能。

(2) 8个CP脉冲过后，[RA]＝A＝，[RB]＝B＝00001110，[RS]＝00000000。 (3) [RS]＝A＋B＝

!

图题中，741是4-16线译码器。试画出CP及S0、S1、S2、S3、S4、S5、S6和S7各输出端的波形图。

/

；

图题

[解] 由图可见，74194构成扭环形计数器，CP到来前先清零。因此，74194从0000开始，在M1M001方式控制信号及CP脉冲作用下，执行右移操作，由于DSRQ3，可得计数态序表如表解所示；74194输出作为4/16线译码器的输出，译码器输出低有效，经非门后S0~ S7高有效，波形图见图解所示。

—

表解 CP —1CPS0S1S2S3S4S5S6S723456710Q0 Q1 Q2 Q3 000@ 1001101111110110010000000 0 0 0 1 1 1 1 0

-

0 1 2 3 4 5 6 7 8

图解

试用计数器74290设计一个21编码的六进制计数器。

[解] 当74290的CP1接CP脉冲，而将CP0接Q2时，电路执行21 BCD码。21编码

如表解所示。

具体设计如下 (1)N6，Sn1001 (2)FR01R02Q3Q0 (3) 画逻辑图如图解所示。

%

表解 CP 0 ？ 1 2 3 4 5 6 7 8 9 Q3 Q2 Q1 Q0 0 0 0 0 0 1 1 1 1 10~0 0110001100 1 0 1 0 0 1 0 1 0

CP R9(1)R9(2)R0(1)R0(2) CP1 CP0 74290 ^ QQQQQ3Q0Q1Q2 QQ QQ 图解

000100001电路如图题所示

（1）画出电路的状态图； （2）说明电路的逻辑功能。

[解] (1) 由图可见，当计数器状态为0101时，

R01R02Q2Q01，复位条件满足，计数器复位到

0000，完成一次计数循环。状态转换图见图解。

(2) 由状态图可见，该电路为异步五进制加法计数器。

)

(

00000001001001010100图解

0011

电路如图题所示，要求

(1) 列出电路的状态迁移关系(设初始状态为0110)； (2) 写出F的输出序列。

表解 A2 A1 A0

图题

CP 0 1 2 3 4 5 6 7 8 Q0Q1Q2Q3 Di D6 D4 D1 D3 D6 D4 D1 D3 D { F 0 0 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0

[解] (1) 电路由移位寄存器74194和多选一MUX构成。由于74194中右移数据输入

DSRQ3，且工作方式控制信号M1M001，构成了环形计数器；而8选1MUX的地址输

入A2A1A0Q2Q1Q0，D7D5D21，D4D3D00，D6D1Q3，因此，根据74194的输出态序和MUX的选择功能就能得出F的输出序列。电路的状态迁移关系见表解所示。

(2) 由表可见，F的输出序列为0010。

图题所示为某非接触式转速表的逻辑框图，其由A~H八部分构成。转动体每转动一周，传感器发出一信号如图题中所示。

(1) 根据输入输出波形图，说明B框中应为何种电路 (2) 试用集成定时器(可附加JKFF)设计C框中电路； (3) 若已知测速范围为0~9999，E、G框中各需集成器件若干 (4) E框中的计数器应为何种进制的计数器试设计之

(5) 若G框中采用74LS47，H框中应为共阴还是共阳显示器当译码器输入代码为0110和1001时，显示的字形为何

图题

[解] (1) 图中输入为缓变信号，输出为矩形波，所以，B框中应为施密特触发器。 (2) 略

(3) E，G框中各需集成器件4块；

(4) 因后续电路H中的显示部分为人们能直接读取的十进制0~9，译码部分必为BCD七段显示译码器，要求E框中的计数器应为10进制计数器。

具体设计可采用任一种集成计数器，直接选用10进制集成计数器实现时，电路最简单。此处采用74160实现。逻辑图如图解 所示。

(5) 因7447为输出低有效的译码器，所以，H框中应为共阳显示器，当译码器输入代码为0110和1001时，显示字形分别为6和9。

1CPCTPCTTD0D1D2D3CO74160LDCTPD0D1D2D3COCTT74160LDCPQQQQCR0123CTPD0D1D2D3COCTT74160LDCPQQQQCR0123CTPD0D1D2D3COCTT74160LDCPQQQQCR0123CPQQQQCR0123Q00 QQQQ32Q3 Q Q112 QQQQ QQQ445 6 67 75QQ8QQ10 Q QQ119911 8 Q10QQ12Q14Q1515 12Q1313Q14图解