1.1 将下列二进制数转换为等值的十进制数和十六进制数。
（ 100010111 ） 2 ；（ 1101101 ） 2 ；（ 0.01011111 ） 2 ；（ 11.001 ） 2 。 1.2 将下列十六进制数转换为等值的二进制数和十进制数。
（ 8C ） 16 ；（ 3D.BE ） 16 ；（ 8F .FF ） 16 ；（ 10.00 ） 16 。 1.3 将下列十进制数转换为等值的二进制数和十六进制数。
（ 37 ） 10 ；（ 51 ） 10 ；（ 25.25 ） 10 ；（ 0.75 ） 10 。 1.4 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或式。
（ 1 ）
（ 2 ）
（ 3 ）
（ 4 ）
（ 5 ）
1.5 将下列函数化为最小项表达式。
（ 1 ）
（ 2 ）
（ 3 ）
1.6 用卡诺图化简法将下列逻辑函数化为最简与或式。
（ 1 ）
（ 2 ）
（ 3 ）
（ 4 ）
（ 5 ），约束条件为
1.7 逻辑代数中三种最基本的逻辑运算是什么？
1.8 任意两个不同的最小项之积恒为。
1.9 逻辑变量A 、B 、C 的全部最小项之和恒为。 1.10 8421BCD 码（ 10001000 ）对应的余 3 码为。
1.11 函数的最简与或式是。
; ;
; ;
1.12 的原函数。
; ;
1.13 以下的逻辑式中，正确的是。
则则
第二章
2.1 在逻辑电路中，以 1 表示高电平，以 0 表示低电平的逻辑关系称为逻辑。 2.2 用于实现基本逻辑运算的电子电路通称为。
2.3 要封锁一个或门（即输出恒为高电平），可将其中一个输入端接电平。 2.4 要封锁一个与门（即输出恒为低电平），可将其中一个输入端接电平。 2.5 三态输出门电路的三种输出状态是、和。 2.6 输出能实现线与（即输出端并联）的门电路有。
2.7 若将 8 个三态门的输出端共用一条数据线，则在任何时刻应至少有个三态门的输出端处于高阻状态。
2.8 二极管门电路如下图所示，已知二极管输出
是
。
、的导通压降为，当时，
2.9 在下列各TTL 门电路中，的是图。
a b c d
2.10 在下列各 TTL 门电路中，输出可以线与（输出端并联）的是图。
2.11 在下列各电路中，不能正常工作的是图
。
a b c d
2.12 下图所示的 CMOS 逻辑门电路的输出表达式是
。
2.13 假设下图所示逻辑门电路中各管均工作在开关状态，则输出表达式为。
2.14 写出下图 (a) 所示电路输出Y 的表达式，并画出波形于图 ( b ) 中。
第三章
3.1在数字电路中，任何时刻电路的稳定输出，仅仅只决定于该时刻各个输入变量的取值，这样的电路称为。
3.2 组合逻辑电路中，不包含存储信号的元件，它一般是由各种组合而成。
3.3 组成组合逻辑电路的是。
a .门电路；b .触发器；c .定时器 555 ；d .单稳态触发器
3.4 组合逻辑电路的输出状态决定于。
a .输入变量的组合b . 输入变量和原来的输出状态的组合；
c .输入变量和原来的输出状态的与d . 输入变量和原来的输出状态的或 3.5 电路如下图 ( a )( b ) 所示，试写出其逻辑表达式。
3.6 电路如下图所示，写出其逻辑表达式，列出真值表，说明其功能。
3.7 某双 4 选 1 数据选择器的功能如下表所示，接成的电路如下图所示。分析电路功能，写出输出逻辑函数
4 选 1 数据选择器功能表 选通
地址
输出
的表达式，并用最小项之和的形式表示。
1 0 0 0 0
× 0 0 1 1
× 0
0
1
0
1
3.8 已知输入为 8421BCD 码，要求当输入小于 5 时，输出为输入数加 2 ，当输入大于等于 5 时，输出为输入数加 6 。试用一片如下图所示的四位二进制加法器及与非门实现此电路。要求写出必要的设计过程，并出画逻辑图。（说明 A 0 ~A 3 为被加数， B 0 ~B 3 为加数， S 0 ~S 3 为和， C I 为低位进位， C O 为进位）
3.9 由 3 线 / 8 线译码器组成的电路如下图所示，该电路实现何种逻辑功能？
3.10 某组合逻辑电路的输入ABC 和输出F 的波形如下图所示，试画出实现此逻辑关系的等效电路（要求电路尽量简单）。
3.11 用集成二进制译码器 74LS138 和与非门实现下列逻辑函数，画出连线图。
（ 1 ）
（ 2 ）
3.13 试用双 4 选 1 数据选择器 74LS153 设计一位全加器电路，画出连线图。
3.14 设计用 3 个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求用数据选择器来实现。
第四章
4.1
、
、
和
触发器中，有约束条件的是触发器。
4.2 触发器的特性方程是。
4.3 假设触发器的初态为 0 ，下图电路在作用下端的波形是。
4.4 同步 RS 触发器如下图所示。当时钟脉冲
，则两个输入端应为
。
时，为使触发器的状态保持不变
4.5 电路如下图所示，触发器次态的表达式是。
4.6 同步
触发器在
期间，当
的变化同时由
时，会出现状态不定的情况。
4.7 下图所示各电路中，能完成逻辑功能的电路是图。
4.8 若边沿JK 触发器的时钟脉冲CP 及输入端J 、K 的波形如下图所示，试画出输出应的波形。（设触发器的初态为
）
端对
4.9 写出下图 ( ) 所示各电路的次态函数（即），并在图 ( ) 中画出给定信号作用下
端对应的波形。（假定各触发器的初始状态均为 0 ）
( ) ( )
4.10 设 TTL 主从 JK 触发器的初态端对应的波形。
，试画出在下图所示的输入信号作用下触发器
4.11 写出 JK 触发器和 D 触发器的特性方程，并用 JK 触发器构成 D 触发器。写出变换关系，画出电路图。
• 设计一个 4 人抢答逻辑电路。具体要求如下： • 每个参赛者控制一个按钮，用按动按钮发出抢答信号； • 竞赛主持人另有一个按钮，用于将电路复位；
• 竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他 3 人再按动按钮对电路不起作用。
第五章
5.1 在数字电路中，任何时刻电路的稳定输出，不仅取决于该时刻的输入信号，而且还取决与电
路原来的状态，这样的电路称为。
5.2 时序逻辑电路在结构上一定包含，而且它的输出状态还必须到输入端，与输入信号一起决定电路的输出状态。
5.3 在同步时序电路中，所有触发器状态的变化都是在操作下进行的；而在异步时序电路中，各触发器的时钟信号，所以触发器状态的变化不是。 5.4 由
个触发器组成的时序电路最多有个组合状态。
5.5 某电视机水平－垂直扫描发生器需要一个分频器将 31500Hz 的脉冲转换为 60Hz 的脉冲，构成次分频器至少需要个触发器。
5.6 一个 8 位的二进制计数器，对输入脉冲进行计数，设计数器的初始状态为 0 。输入 75 个脉冲后，计数器的状态为。
5.7 某计数器由四个触发器组成，触发器时钟脉冲下图所示，高位到低位依次是
到
及输出端、。
、、的波形如
，则该计数器是
• 十二进制加法 • 十二进制减法 • 十进制加法
• 十一进制加法
5.8 设下图所示电路的初态为，是高位，是低位，则此电路是。
• 三位二进制加法； • 三位二进制减法； • 移位寄存器； • 电路错误。
5.9 设下图所示电路的初始状态为
。
，经过 2 个时钟脉冲作用后其状态为
5.10 分析下图所示电路 ( 设初始状态) 。 (1) 求状态方程； (2) 画出完整的状态
的波形； (4) 指出电路的功能。
图； (3) 在图 (b) 中，对应给定的时钟脉冲CP 画出
5.11 移位寄存器型计数器如下图所示， (1) 求状态方程； (2) 画出状态转换图； (3) 说明能否自启动。
5.12 分析下图所示电路 ( 设初始状态) 。 (1) 求状态方程； (2) 在图 (b) 中，
对应给定的时钟脉冲画出的波形； (3) 指出电路的功能。
5.13 分析下图所示电路： (1) 写出的状态方程； (2) 写出、、、的表达式；
(3) 设触发器的初态为 0 ，在图 (b) 中对应给定的CP ，画出波形； (4) 指出这是何种电路？它由哪两部份组成？
、、、、、的
5.14 分析下图所示各电路，画出它们的状态图和时序图，指出各是几进制计数器。
5.15 试用 2 片同步十进制加法计数器 74LS160 构成 63 进制计数器，要求两片之间采用并行
进位方式及整体置零法实现，画出相应的连线图。 74LS160 的功能表和逻辑符号如下：
74LS161 功能表
CP
EP ET 工作状态
0 1
′ ′ 0 1 1 1
′ ′ 0 ′ 1
′ ′ ′ 0 1
清 0 预置数
′ ′
1 1 1
保持 保持 计数
5.16 试用异步二－五－十进制计数器 74LS90 和必要的逻辑门构成 8421BCD 七进制加法计数器。假设计数器的初始状态为 0000 ，画出其状态图，并画出连线图。 74LS90 的功能表和逻辑符号如下： 74LS90 的功表
1 0 0 0
0 1 0 0 0 0
0 1
0 0
0 0
0 1
0
二进制计数 五进制计数 8421 码十进制计数 5421 码十进制计数
0
0
0
第六章
6.1 由 555 定时器构成的单稳态触发器及其输出电压波形如下图所示，输出脉冲宽度和
决定，如果要增宽
，则可以
。
由
增大、增大；减小、减小；
增大、减小；减小、增大
6.2 由 555 定时器构成的多谐振荡器如图所示，由
、
和
的参数决定输出电压的频率，如果要升高输出电压的
频率，的阻值应。
增大；
不变；
减小；不能改变，只能增大电容
6.3 用CMOS 施密特反相器构成的多谐振荡器电路如图所示，试画出
和
的波形，计算振荡周期
和振荡
频率。设施密特触发器的正向阈值电压，
负向阈值电压。
6.4 用CMOS 施密特反相器构成的单稳态触发器电路如下图所示，试对应形，并写出输出脉冲宽度
）。
的估算式（设施密特触发器的上门限电压为
画出和的波
，下门限电压为
6.5 555 定时器构成的单稳态触发器如下图 ( a ) 所示，画出电容上电压形于图 ( b ) 中；若要求输出脉冲
的宽度
及输出电压的波
，计算电阻R 的值。
( a ) ( b )
6.6 由 555 定时器构成的多谐振荡器如下图 ( a ) 所示，在图 ( b ) 中定性画出电容电压输出电压
的波形并注明有关的电压值，并根据电路中所给参数，求输出电压
的频率
及。
( a ) ( b )
6.7 某同学用 555 定时器接成一个单稳态触发器如题 16 图所示，经检查发现有几处错误，请指出错误所在；若照原图不改动，会在输出端得到什么样的波形？（共 10 分）
6.8 如图所示电路 , （ 1 ）说明 555(1) 和 555(2) 分别接成什么电路；（ 2 ）试分别画出当开关 S 断开和闭合情况下 V O 的波形。
第七章
7.1 若存储器的容量为 512k × 8 位，则地址代码应取几位？
7.2 某台计算机的内存储器设置有 32 位的地址线， 16 位并行数据输入 / 输出端，试计算它的最大存储量是多少？
7.3 试用 2 片 1024 × 8 位的 ROM 组成 1024 × 16 位的存储器。
7.4 试用 4 片 2114 （ 1024 × 4 位的 RAM ）和 3 线－ 8 线译码器 74LS138 组成 4096 × 4 位的 RAM 。
7.5 现有三变量 A 、 B 、 C ，试用 8 × 4 位的 ROM 实现下列逻辑函数：与非、或非、异或、与或非。要求：
• 写出 4 个逻辑函数表达式； • 列出真值表；
• 画出 ROM 的点阵图。
7.6 用 ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数
7.7 下图是一个 16 × 4 位的 ROM ， A 3 A 2 A 1 A 0 为地址输入， D 3 D 2 D 1 D 0 为数据输出。若将 D 3 、 D 2 、 D 1 、 D 0 视为 A 3 、 A 2 、 A 1 、 A 0 的函数，试写出 D 3 、 D 2 、 D 1 、 D 0 的逻辑函数式。
地址译码器
第九章
9.1 一个 8 位 D/A 转换器的最小输出电压增量为 0.02V ，当输入代码为 11011001 时，输出电压
为 __________ 。
9.2 若一个 8 位 D/A 转换器的分辨率用百分数表示，则应是 __________ 。 9.3 A /D 转换有四个基本步骤，它们是、、和。
9.4 在权电阻网络 D/A 转换器中，若取 V REF ＝ 5V ，试求当输入数字量为0101 时输出电压的大小。
＝
9.5 在倒 T 形电阻网络 D/A 转换器中，已知 V REF ＝－ 8V ，试计算当每一位输入代码分别为 1 时在输出端产生的模拟电压值。
、、、
9.6 在双积分式 A/D 转换器中，计数器的最大计数容量为 N 1 =(3000) 10 ，若参考电压 V REF =+15V ，第二次计数值 N 2 =(2000) 10 ，此时的输入模拟电压
为多少？输出数字量是多少？
9.7 某权电阻网络 D/A 转换器如下图所示。图中，当当
时，开关
置于位置 0 。
时，相应模拟开关置于位置 1 ；
• 求与数字量之间的关系式；
• 若= 6V ，求出当＝ 0001 和 1110 时，输出的值；
（ 3 ）设计数器的初始状态为 0000 ，当输入连续计数脉冲时，画出输出电压的波形图。
因篇幅问题不能全部显示，请点此查看更多更全内容